

UFPR – Bacharelado em Ciência da Computação
 CI212 – Organização e Arquitetura de Computadores
Exame Final — 2010-2, 14dez2010

Abaixo estão quatro questões que devem ser respondidas da forma mais completa possível. A prova vale 100 pontos e o valor de cada questão está indicado no final do enunciado. A interpretação do enunciado é parte da resposta. As respostas devem ser completas, sucintas e objetivas. Não é necessário devolver a folha de perguntas. RESPOSTAS ILEGÍVEIS SERÃO CONSIDERADAS ERRADAS.

1) Considere a execução do trecho de código ao lado no pipeline de 5 estágios, SEM adiantamento. (a) Modifique o código para que ele execute corretamente num processador SEM lógica de bloqueios (*stalls*). (b) Desenrole o laço uma vez e re-ordene as instruções para que ele execute com um mínimo de bolhas, no processador sem adiantamento e sem lógica de bloqueios. [40 pontos]

O sufixo `.d` indica instrução de ponto flutuante de tipo double; e `f0..f8` são registradores de ponto flutuante de 64 bits.

```

loop:
ld.d f0,0(r4)
ld.d f2,0(r6)
mul.d f4,f2,f0    # 1 ciclo
add.d f6,f4,f8    # f8 escalar
st.d f4,0(r8)
st.d f6,8(r8)
addi r4,r4,8
addi r6,r6,8
addi r8,r8,16
bne r8,r9,loop    # r9 limite
  
```

2) Faça um diagrama detalhado de uma memória cache com 256Kbytes, associatividade quaternária (4-way set-associative), 8 palavras por bloco, escrita preguiçosa e fila de escrita com capacidade para 4 referências pendentes. O processador emite endereços de 32 bits. Mostre como um endereço é interpretado pelo controlador da cache. Indique o mecanismo de reposição de blocos num mesmo conjunto. [15 pontos]

3) Considere um circuito de memória estática com as seguintes características:
 a) a memória tem 1024 linhas de 64 bytes (palavras de 4 bytes);
 b) um ciclo de leitura demora 20ns e um ciclo de escrita 25ns.
 Calcule: (i) a latência mínima para uma referência, considerando as duas possibilidades; (ii) a vazão máxima; (iii) a vazão sustentada (ou média) para uma seqüência de referências com 75% de leituras e 25% de escritas; e (iv) explique por que “vazão \neq 1/latência”. [15 pontos]

4) A figura ao lado mostra somente o circuito de endereços de um sistema com memória virtual com cache primária de dados, cache secundária e memória dinâmica (DRAM). Descreva a operação do sistema de memória, usando como exemplo um load e um store, e justifique **cuidadosamente** este projeto. [30 pontos]

